XCVU9P-2FLGA2104I – Ċirkwiti Integrati, Inkorporati, FPGAs (Field Programmable Gate Array)

Prinċipju ta' tħaddim:
L-FPGAs jużaw kunċett bħall-Loġika Cell Array (LCA), li internament jikkonsisti fi tliet partijiet: il-Blokk Loġiku Konfigurabbli (CLB), il-Blokk tal-Input Output (IOB) u l-Interkonnessjoni Intern.Field Programmable Gate Arrays (FPGAs) huma apparati programmabbli b'arkitettura differenti minn ċirkwiti loġiċi tradizzjonali u gate arrays bħal apparati PAL, GAL u CPLD.Il-loġika tal-FPGA hija implimentata billi tgħabbi ċ-ċelloli tal-memorja statika interna b'dejta programmata, il-valuri maħżuna fiċ-ċelloli tal-memorja jiddeterminaw il-funzjoni loġika taċ-ċelloli loġiċi u l-mod li bih il-moduli huma konnessi ma 'xulxin jew mal-I/ O.Il-valuri maħżuna fiċ-ċelloli tal-memorja jiddeterminaw il-funzjoni loġika taċ-ċelloli loġiċi u l-mod li bih il-moduli huma marbuta ma 'xulxin jew mal-I/Os, u fl-aħħar mill-aħħar il-funzjonijiet li jistgħu jiġu implimentati fl-FPGA, li jippermetti programmar illimitat. .

Disinn taċ-ċippa:
Meta mqabbel ma 'tipi oħra ta' disinn ta 'ċippa, limitu ogħla u fluss ta' disinn bażiku aktar rigoruż huwa ġeneralment meħtieġ fir-rigward taċ-ċipep FPGA.B'mod partikolari, id-disinn għandu jkun marbut mill-qrib mal-skematika FPGA, li tippermetti skala akbar ta 'disinn ta' ċippa speċjali.Bl-użu ta 'Matlab u algoritmi ta' disinn speċjali f'C, għandu jkun possibbli li tinkiseb trasformazzjoni bla xkiel fid-direzzjonijiet kollha u b'hekk jiġi żgurat li hija konformi mal-ħsieb tad-disinn taċ-ċippa mainstream attwali.Jekk dan huwa l-każ, allura ġeneralment ikun meħtieġ li tiffoka fuq l-integrazzjoni ordnata tal-komponenti u l-lingwa tad-disinn korrispondenti biex jiġi żgurat disinn taċ-ċippa li jista 'jintuża u li jinqara.L-użu ta 'FPGAs jippermetti debugging tal-bord, simulazzjoni tal-kodiċi u operazzjonijiet oħra ta' disinn relatati biex jiżguraw li l-kodiċi attwali jinkiteb b'mod u li s-soluzzjoni tad-disinn tissodisfa r-rekwiżiti speċifiċi tad-disinn.Barra minn hekk, l-algoritmi tad-disinn għandhom ikunu prijoritizzati sabiex jottimizzaw id-disinn tal-proġett u l-effettività tal-operazzjoni taċ-ċippa.Bħala disinjatur, l-ewwel pass huwa li tibni modulu ta 'algoritmu speċifiku li miegħu huwa relatat il-kodiċi taċ-ċippa.Dan għaliex il-kodiċi ddisinjat minn qabel jgħin biex jiżgura l-affidabbiltà tal-algoritmu u jottimizza b'mod sinifikanti d-disinn ġenerali taċ-ċippa.Bi debugging board sħiħ u ttestjar ta 'simulazzjoni, għandu jkun possibbli li jitnaqqas il-ħin taċ-ċiklu kkunsmat fit-tfassil taċ-ċippa kollha fis-sors u li tiġi ottimizzata l-istruttura ġenerali tal-ħardwer eżistenti.Dan il-mudell tad-disinn tal-prodott il-ġdid spiss jintuża, pereżempju, meta jiġu żviluppati interfaces ta 'ħardwer mhux standard.

L-isfida ewlenija fid-disinn FPGA hija li ssir familjari mas-sistema tal-ħardwer u r-riżorsi interni tagħha, biex jiġi żgurat li l-lingwa tad-disinn tippermetti l-koordinazzjoni effettiva tal-komponenti u biex ittejjeb il-leġibbiltà u l-utilizzazzjoni tal-programm.Dan ipoġġi wkoll talbiet għoljin fuq id-disinjatur, li jeħtieġ li jikseb esperjenza fi proġetti multipli biex jissodisfa r-rekwiżiti.

 Id-disinn tal-algoritmu jeħtieġ li jiffoka fuq ir-raġonevolezza biex jiżgura t-tlestija finali tal-proġett, biex jipproponi soluzzjoni għall-problema bbażata fuq is-sitwazzjoni attwali tal-proġett, u biex itejjeb l-effiċjenza tal-operazzjoni FPGA.Wara li jiġi ddeterminat l-algoritmu għandu jkun raġonevoli biex jinbena l-modulu, biex jiffaċilita d-disinn tal-kodiċi aktar tard.Kodiċi ddisinjat minn qabel jista 'jintuża fid-disinn tal-kodiċi biex titjieb l-effiċjenza u l-affidabbiltà.B'differenza mill-ASICs, l-FPGAs għandhom ċiklu ta 'żvilupp iqsar u jistgħu jiġu kkombinati ma' rekwiżiti tad-disinn biex jibdlu l-istruttura tal-ħardwer, li jistgħu jgħinu lill-kumpaniji jniedu prodotti ġodda malajr u jissodisfaw il-ħtiġijiet ta 'żvilupp ta' interface mhux standard meta protokolli ta 'komunikazzjoni ma jkunux maturi.