(Ġdid u Oriġinali) Fl-istokk 3S200A-4FTG256C IC Chip XC3S200A-4FTG256C

Attributi tal-Prodott

 Qasam Programable Gate Array

 Aarray ta' gate programmabbli fuq il-post(FPGA) hija anċirkwit integratiddisinjat biex jiġi kkonfigurat minn klijent jew disinjatur wara l-manifattura - għalhekk it-terminuprogrammabbli fuq il-post.Il-konfigurazzjoni FPGA hija ġeneralment speċifikata bl-użu alingwa tad-deskrizzjoni tal-ħardwer(HDL), simili għal dak użat għal anċirkwit integrat speċifiku għall-applikazzjoni(AŻIKU).Dijagrammi taċ-ċirkwitikienu użati qabel biex jispeċifikaw il-konfigurazzjoni, iżda dan huwa dejjem aktar rari minħabba l-miġja taawtomazzjoni tad-disinn elettronikugħodod.

FPGAs fihom firxa ta 'programmabbli blokki loġiċi, u ġerarkija ta' interkonnessjonijiet rikonfigurabbli li jippermettu li l-blokki jiġu mqabbda flimkien.Blokki loġiċi jistgħu jiġu kkonfigurati biex iwettqu kumplessifunzjonijiet kombinazzjonali, jew jaġixxu bħala sempliċixtiebi loġiċisimiliUuXOR.Fil-biċċa l-kbira tal-FPGAs, il-blokki loġiċi jinkludu wkollelementi tal-memorja, li jista 'jkun sempliċiflip flopsjew blokki aktar kompluti tal-memorja.^[1]Ħafna FPGAs jistgħu jiġu pprogrammati mill-ġdid biex jimplimentaw differentifunzjonijiet loġiċi, li jippermetti flessibblikompjuters konfigurabbli mill-ġdidkif imwettaq fiSoftwer tal-kompjuter.

L-FPGAs għandhom rwol notevoli fihomsistema inkorporatażvilupp minħabba l-kapaċità tagħhom li jibdew l-iżvilupp tas-softwer tas-sistema simultanjament mal-ħardwer, jippermettu simulazzjonijiet tal-prestazzjoni tas-sistema f'fażi bikrija ħafna tal-iżvilupp, u jippermettu diversi provi tas-sistema u iterazzjonijiet tad-disinn qabel ma jiffinalizzaw l-arkitettura tas-sistema.^[2]

Storja[editja]

L-industrija FPGA nibet minnmemorja programmabbli li tinqara biss(PROM) uapparat loġiku programmabbli(PLDs).PROMs u PLDs it-tnejn kellhom l-għażla li jiġu pprogrammati f'lottijiet f'fabbrika jew fil-qasam (programmabbli fuq il-post).^[3]

Alteratwaqqfet fl-1983 u wassal l-ewwel apparat loġiku riprogrammabbli tal-industrija fl-1984 – l-EP300 – li kellu tieqa tal-kwarz fil-pakkett li ppermettiet lill-utenti jleqqu lampa ultra-vjola fuq id-die biex iħassru l-EPROMċelluli li żammew il-konfigurazzjoni tal-apparat.^[4]

Xilinxipproduċa l-ewwel programmabbli fuq il-post kummerċjalment vijabbliarray gatefl-1985^[3]– l-XC2064.^[5]L-XC2064 kellu xtiebi programmabbli u interkonnessjonijiet programmabbli bejn xtiebi, il-bidu ta 'teknoloġija u suq ġodda.^[6]L-XC2064 kellu 64 blokk loġiku konfigurabbli (CLBs), b'żewġ tliet inputtabelli ta' tiftix(LUTs).^[7]

Fl-1987, il-Ċentru tal-Gwerra tal-wiċċ Navaliiffinanzja esperiment propost minn Steve Casselman biex jiżviluppa kompjuter li jimplimenta 600,000 bieb riprogrammabbli.Casselman kellu suċċess u ħarġet privattiva relatata mas-sistema fl-1992.^[3]

Altera u Xilinx komplew mingħajr kontestazzjoni u kibru malajr mill-1985 sa nofs is-snin disgħin meta l-kompetituri nibtu, u jonqsu porzjon sinifikanti tas-sehem tas-suq tagħhom.Sal-1993, Actel (issaMicrosemi) kien qed iservi madwar 18 fil-mija tas-suq.^[6]

Is-snin 90 kienu perjodu ta 'tkabbir mgħaġġel għall-FPGAs, kemm fis-sofistikazzjoni taċ-ċirkwit kif ukoll fil-volum tal-produzzjoni.Fil-bidu tad-disgħinijiet, l-FPGAs kienu primarjament użati fitelekomunikazzjonijietunetwerking.Sa l-aħħar tad-deċennju, l-FPGAs sabu triqthom fl-applikazzjonijiet tal-konsumatur, tal-karozzi u industrijali.^[8]

Sal-2013, Altera (31 fil-mija), Actel (10 fil-mija) u Xilinx (36 fil-mija) flimkien irrappreżentaw madwar 77 fil-mija tas-suq tal-FPGA.^[9]

Kumpaniji bħall-Microsoft bdew jużaw FPGAs biex jaċċelleraw sistemi ta' prestazzjoni għolja u intensivi b'komputazzjoni (bħall-ċentri tad-datali joperaw tagħhomBing search engine), minħabbaprestazzjoni għal kull wattFPGAs vantaġġ jagħtu.^[10]Microsoft bdiet tuża FPGAs biextaċċelleraBing fl-2014, u fl-2018 bdew jużaw FPGAs fuq tagħbija tax-xogħol oħra taċ-ċentru tad-dejta għall-Azure cloud computingpjattaforma.^[11]

Il-kalendarji li ġejjin jindikaw progress f'aspetti differenti tad-disinn tal-FPGA:

Gates

• 1987: 9,000 bieb, Xilinx^[6]
• 1992: 600,000, Dipartiment tal-Gwerra tal-wiċċ Navali^[3]
• Kmieni tas-snin 2000: miljuni^[8]
• 2013: 50 miljun, Xilinx^[12]

Daqs tas-suq

• 1985: L-ewwel FPGA kummerċjali: Xilinx XC2064^[5][6]
• 1987: $14-il miljun^[6]
• c.1993:> $385 miljun^{[6][verifika falliet]}
• 2005: $1.9 biljun^[13]
• Estimi tal-2010: $2.75 biljun^[13]
• 2013: $5.4 biljun^[14]
• Stima tal-2020: $ 9.8 biljun^[14]

Id-disinn jibda

Abidu tad-disinnhuwa disinn personalizzat ġdid għall-implimentazzjoni fuq FPGA.

• 2005: 80,000^[15]
• 2008: 90,000^[16]

Disinn[editja]

FPGAs kontemporanji għandhom riżorsi kbar ta 'xtiebi loġiċiu blokki RAM biex jimplimentaw komputazzjonijiet diġitali kumplessi.Peress li d-disinji tal-FPGA jimpjegaw rati I/O mgħaġġla ħafna u data bidirezzjonalikarozzi tal-linja, isir sfida li jiġi vverifikat iż-żmien korrett ta 'data valida fil-ħin ta' setup u l-ħin taż-żamma.

Ippjanar tal-arttippermetti l-allokazzjoni tar-riżorsi fi ħdan l-FPGAs biex tissodisfa dawn ir-restrizzjonijiet ta’ ħin.L-FPGAs jistgħu jintużaw biex jimplimentaw kwalunkwe funzjoni loġika li anAŻIKUjistgħu jwettqu.Il-ħila li taġġorna l-funzjonalità wara t-tbaħħir,konfigurazzjoni mill-ġdid parzjalita’ porzjon tad-disinn^[17]u l-ispejjeż baxxi tal-inġinerija mhux rikorrenti relattivi għal disinn ASIC (minkejja l-ispiża tal-unità ġeneralment ogħla), joffru vantaġġi għal ħafna applikazzjonijiet.^[1]

Xi FPGAs għandhom karatteristiċi analogi minbarra funzjonijiet diġitali.L-aktar karatteristika analoga komuni hija programmabblirata slewfuq kull pin tal-ħruġ, li jippermetti lill-inġinier jistabbilixxi rati baxxi fuq pinnijiet mgħobbija ħafif li kiekuċirkujewkoppjainaċċettabbli, u biex jiġu stabbiliti rati ogħla fuq pinnijiet mgħobbija ħafna fuq kanali ta 'veloċità għolja li inkella jimxu bil-mod wisq.^[18][19]Komuni wkoll huma kwarz-oxxillaturi tal-kristall, oxxillaturi ta 'reżistenza-kapaċità fuq iċ-ċippa, uloops fażi msakkrama inkorporatioxxillaturi kkontrollati bil-vultaġġużat għall-ġenerazzjoni u l-ġestjoni tal-arloġġ kif ukoll għal serializzatur-deserializer b'veloċità għolja (SERDES) jittrasmettu arloġġi u rkupru tal-arloġġ tar-riċevitur.Pjuttost komuni huma differenzjalikomparaturifuq pins tad-dħul iddisinjati biex ikunu konnessi magħhomsinjalazzjoni differenzjalikanali.Ftit "sinjal imħallatFPGAs” għandhom periferali integratikonvertituri minn analogu għal diġitali(ADCs) ukonvertituri diġitali għal analogu(DACs) bi blokki tal-kondizzjonament tas-sinjali analogi li jippermettulhom joperaw bħala asistema fuq ċippa(SoC).^[20]Apparat bħal dan iċċajpar il-linja bejn FPGA, li jġorr dawk diġitali u żerijiet fuq id-drapp ta 'interkonnessjoni programmabbli intern tiegħu, ufirxa analoga programmabbli fuq il-post(FPAA), li jġorr valuri analogi fuq id-drapp ta 'interkonnessjoni programmabbli intern tiegħu.

Blokki loġiċi[editja]

Artikolu prinċipali:Blokk loġiku

Illustrazzjoni ta' eżempju simplifikata ta' ċellula loġika (LUT –Lookup tabella, FA –Żid sħiħ, DFF –Flip-flop tat-tip D)

L-aktar arkitettura komuni FPGA tikkonsisti f'firxa ta'blokki loġiċi(imsejħa blokki loġiċi konfigurabbli, CLBs, jew blokki ta’ firxa loġika, LABs, skont il-bejjiegħ),I/O pads, u kanali tar-rotta.^[1]Ġeneralment, il-kanali kollha tar-rotta għandhom l-istess wisa '(numru ta' wajers).Multipli I/O pads jistgħu jidħlu fl-għoli ta 'ringiela waħda jew il-wisa' ta 'kolonna waħda fil-firxa.

“Ċirkwit ta’ applikazzjoni jrid jiġi mmappjat f’FPGA b’riżorsi adegwati.Filwaqt li n-numru ta’ CLBs/LABs u I/Os meħtieġa huwa ddeterminat faċilment mid-disinn, in-numru ta’ binarji ta’ routing meħtieġa jista’ jvarja b’mod konsiderevoli anke fost disinji bl-istess ammont ta’ loġika.(Per eżempju, aswiċċ tal-crossbarteħtieġ ħafna aktar routing minn afirxa sistolikabl-istess gate count.Peress li l-binarji tar-rotot mhux użati jżidu l-ispiża (u jnaqqsu l-prestazzjoni) tal-parti mingħajr ma jipprovdu l-ebda benefiċċju, il-manifatturi tal-FPGA jippruvaw jipprovdu binarji biss biżżejjed sabiex il-biċċa l-kbira tad-disinji li jkunu tajbin f’termini ta’tabelli ta' tiftix(LUTs) u I/Os jistgħu jkunurotta.Dan huwa determinat minn stimi bħal dawk derivati ​​minnIr-regola tal-kerajew b’esperimenti b’disinji eżistenti.”^[21]Mill-2018,network-on-chipqed jiġu żviluppati arkitetturi għar-rotot u l-interkonnessjoni.^{[ċitazzjoni meħtieġa]}

B'mod ġenerali, blokk loġiku jikkonsisti fi ftit ċelloli loġiċi (imsejħa ALM, LE, slice eċċ.).Ċellula tipika tikkonsisti minn LUT b'4 input, aŻid sħiħ(FA) u aFlip-flop tat-tip D.Dawn jistgħu jinqasmu f'żewġ LUTs bi 3 input.Filmodalità normalidawk huma kkombinati f'4-input LUT permezz tal-ewwelmultiplexer(mux).Filaritmetikamod, l-outputs tagħhom huma mitmugħa lill-additur.L-għażla tal-modalità hija pprogrammata fit-tieni mux.L-output jista 'jkun jewsinkronikujewmhux sinkroniku, skond l-ipprogrammar tat-tielet mux.Fil-prattika, sħaħ jew partijiet minn dak li jżid humamaħżuna bħala funzjonijietfil-LUTs sabiex issalvaspazju.^[22][23][24]

Blokki iebsin[editja]

Familji FPGA moderni jespandu fuq il-kapaċitajiet ta 'hawn fuq biex jinkludu funzjonalità ta' livell ogħla ffissata fis-silikon.Li jkollok dawn il-funzjonijiet komuni inkorporati fiċ-ċirkwit inaqqas iż-żona meħtieġa u jagħti lil dawk il-funzjonijiet veloċità akbar meta mqabbla mal-bini tagħhom minn primittivi loġiċi.Eżempji ta’ dawn jinkludumultiplikaturi, ġenerikuBlokki DSP,proċessuri inkorporati, loġika ta 'I/O ta' veloċità għolja u inkorporatamemorji.

FPGAs higher-end jista 'jkun fihom veloċità għoljatransceivers multi-gigabitucores IP iebsinbħalcores tal-proċessuri,Ethernet unitajiet ta' kontroll ta' aċċess medju,PCI/PCI Expresskontrolluri, u kontrolluri tal-memorja esterna.Dawn il-qlub jeżistu flimkien mad-drapp programmabbli, iżda huma mibnija minnhatransistersminflok LUTs sabiex ikollhom ASIC-livellprestazzjoniukonsum tad-dawlmingħajr ma jikkunsmaw ammont sinifikanti ta 'riżorsi tad-drapp, li jħallu aktar mid-drapp ħieles għall-loġika speċifika għall-applikazzjoni.It-transceivers multi-gigabit fihom ukoll ċirkwiti ta 'input u output analoġiku ta' prestazzjoni għolja flimkien ma 'serializers u deserializers ta' veloċità għolja, komponenti li ma jistgħux jinbnew minn LUTs.Funzjonalità ta’ saff fiżiku ta’ livell ogħla (PHY) bħalkodifikazzjoni tal-linjajistgħu jew ma jistgħux jiġu implimentati flimkien mas-serializers u deserializers f'loġika iebsa, skont l-FPGA.