(Komponenti Elettroniċi) 5V927PGGI8

Attributi tal-Prodott

Dokumenti u Media

Klassifikazzjonijiet Ambjentali u ta' Esportazzjoni

Riżorsi Addizzjonali

Dettalji tal-Prodott
PROĊESSUR TA' SINJAL DIĠITALI 24-BIT

Il-Motorola DSP56307, membru tal-familja DSP56300 ta 'proċessuri tas-sinjali diġitali programmabbli (DSPs), jappoġġja applikazzjonijiet ta' infrastruttura mingħajr fili b'operazzjonijiet ġenerali ta 'filtrazzjoni.Il-koproċessur tal-filtru mtejjeb fuq iċ-ċippa (EFCOP) jipproċessa algoritmi tal-filtru b'mod parallel mal-operat tal-qalba, u b'hekk iżid il-prestazzjoni u l-effiċjenza ġenerali tad-DSP.Bħall-membri l-oħra tal-familja, id-DSP56307 juża magna ta 'prestazzjoni għolja, b'ċiklu ta' arloġġ wieħed għal kull istruzzjoni (kompatibbli mal-kodiċi tal-familja tal-qalba popolari DSP56000 ta 'Motorola), shifter tal-kanna, indirizzar ta' 24 bit, cache ta 'struzzjoni, u kontrollur ta 'aċċess dirett għall-memorja, bħal fil-Figura 1. Id-DSP56307 joffri prestazzjoni f'100 miljun istruzzjonijiet (MIPS) kull sekonda bl-użu ta' arloġġ intern ta '100 MHz b'qalba ta' 2.5 volt u qawwa ta 'dħul/ħruġ indipendenti ta' 3.3 volt.

Ħarsa ġenerali
Bl-użu tal-arkitettura bbażata fuq kolonna ASMBL (Advanced Silicon Modular Block) tat-tieni ġenerazzjoni, l-XC5VLX330T-3FFG1738I fih ħames pjattaformi distinti (sotto-familji), l-aktar għażla offruta minn kwalunkwe familja FPGA.Kull pjattaforma fiha proporzjon differenti ta 'karatteristiċi biex tindirizza l-ħtiġijiet ta' varjetà wiesgħa ta 'disinji loġiċi avvanzati.Minbarra l-aktar avvanzati, drapp loġiku ta 'prestazzjoni għolja, XC5VLX330T-3FFG1738I FPGAs fihom ħafna blokki ta' livell ta 'sistema hard-IP, inklużi blokki qawwija ta' 36 Kbit RAM/FIFOs, slices DSP tat-tieni ġenerazzjoni 25 x 18, Agħżel teknoloġija IO b'mibnija f'impedenza kkontrollata b'mod diġitali, blokki tal-interface tas-sors sinkroniku tas-Chip Sync, funzjonalità tal-monitor tas-sistema,

KARATTERISTIĊI
Qalba DSP56300 ta' Prestazzjoni Għolja
● 100 miljun struzzjoni kull sekonda (MIPS) b'arloġġ ta' 100 MHz f'qalba ta' 2.5 V u 3.3 VI/O
● Kodiċi tal-oġġett kompatibbli mal-qalba DSP56000
● Sett ta 'struzzjonijiet paralleli ħafna
● Unità loġika aritmetika tad-dejta (ALU)
- Pipelined bis-sħiħ 24 x 24-bit parallel multiplier-akkumulatur
- 56-bit parallel barrel shifter (bidla mgħaġġla u normalizzazzjoni; ġenerazzjoni u parsing tal-bit stream)
- Istruzzjonijiet ALU kundizzjonali
- Appoġġ aritmetiku 24-bit jew 16-bit taħt il-kontroll tas-softwer
● Unità ta' kontroll tal-programm (PCU)
- Appoġġ tal-kodiċi indipendenti tal-pożizzjoni (PIC).
- Modi ta' indirizzar ottimizzati għal applikazzjonijiet DSP (inklużi kumpensi immedjati)
- Kontrollur tal-cache tal-istruzzjoni fuq iċ-ċippa
- Munzell ta 'hardware li jista' jespandi bil-memorja fuq iċ-ċippa
- Nedjati ħardwer DO loops
- Interruzzjonijiet ta 'ritorn awtomatiku mgħaġġel
● Aċċess dirett għall-memorja (DMA)
- Sitt kanali DMA li jappoġġjaw aċċessi interni u esterni
- Trasferimenti wieħed, żewġ, u tridimensjonali (inkluż buffering ċirkolari)
- Interruzzjonijiet fit-tmiem tal-blokk
- Triggering minn linji ta' interruzzjoni u l-periferali kollha
● Phase-locked loop (PLL)
- Jippermetti bidla ta 'fattur ta' qsim ta 'enerġija baxxa (DF) mingħajr telf ta' lock
- Arloġġ tal-ħruġ b'eliminazzjoni distorta
● Appoġġ għall-iddibaggjar tal-ħardwer
- Modulu On-Chip Emulation (Fuq CE).
- Port ta' aċċess għat-test (TAP) tal-grupp ta' azzjoni konġunta tat-test (JTAG)
- Il-mod ta 'traċċar tal-indirizz jirrifletti l-aċċessi interni tal-Programm RAM fil-port estern