• facebook
  • linkedin
  • twitter
  • youtube
Ċemplilna:0755-28196071
Ċemplilna:+86-18565892064
English
order_bg

prodotti

DS90UB914ATRHSRQ1 QFN Ġdid Fjamant Oriġinali DS90UB914ATRHSRQ1 Mal-Bejjiegħ IVALIDA mill-ġdid Motivi ta' Offerta

DS90UB914ATRHSRQ1 QFN Ġdid Fjamant Oriġinali DS90UB914ATRHSRQ1 Mal-Bejjiegħ IVALIDA mill-ġdid Offerta Motivi Dehru Dehru Stampi
  • DS90UB914ATRHSRQ1 QFN Ġdid Fjamant Oriġinali DS90UB914ATRHSRQ1 Mal-Bejjiegħ IVALIDA mill-ġdid Motivi ta' Offerta

deskrizzjoni qasira:

L-apparat DS90UB914A-Q1 joffri interface FPD-Link III b'kanal 'il quddiem b'veloċità għolja u kanal ta' kontroll bidirezzjonali għat-trażmissjoni tad-dejta fuq kejbil koassjali wieħed jew par differenzjali.L-apparat DS90UB914A-Q1 jinkorpora sinjalazzjoni differenzjali kemm fuq il-kanal 'il quddiem b'veloċità għolja kif ukoll fuq il-mogħdijiet tad-dejta tal-kanal ta' kontroll bidirezzjonali.Id-deserializer huwa mmirat għal konnessjonijiet bejn imagers u proċessuri tal-vidjo f'ECU (Electronic Control Unit).Dan l-apparat huwa idealment adattat għas-sewqan tad-dejta tal-vidjo li teħtieġ fond ta 'pixel sa 12-bit flimkien ma' żewġ sinjali ta 'sinkronizzazzjoni flimkien ma' xarabank tal-kanal ta 'kontroll bidirezzjonali.


Niżżel Datasheet

Dettall tal-Prodott

Tags tal-Prodott

Attributi tal-Prodott

TIP DESKRIZZJONI AGĦŻEL
Kategorija Ċirkwiti Integrati (ICs)

Interface

Serializers, Deserializers

  

 

 
Mfr Texas Strumenti  
Serje Automotive, AEC-Q100  
Pakkett Tejp u Rukkell (TR)

Cut Tape (CT)

Digi-Reel®

  

 

 
Status tal-Prodott Attiva  
Funzjoni Deserializer  
Rata tad-Data 1.4Gbps  
Tip ta' Input FPD-Link III, LVDS  
Tip ta' Output LVCMOS  
Numru ta' Inputs 1  
Numru ta' Outputs 12  
Vultaġġ - Provvista 1.71V ~ 3.6V  
Temperatura operattiva -40°C ~ 105°C (TA)  
Tip ta 'Immuntar Immonta tal-wiċċ  
Pakkett / Kawża 48-WFQFN Kuxxinett Espost  
Pakkett tal-Apparat tal-Fornitur 48-WQFN (7x7)  
Numru tal-Prodott Bażi DS90UB914  
SPQ 1000PCS  

 

Serializzatur/Deserializer (SerDes) huwa par blokki funzjonali użati komunement f'komunikazzjonijiet b'veloċità għolja biex jikkumpensaw għal input/output limitat.Dawn il-blokki jikkonvertu data bejn data serjali u interfaces paralleli f'kull direzzjoni.It-terminu "SerDes" ġenerikament jirreferi għal interfaces użati f'diversi teknoloġiji u applikazzjonijiet.L-użu primarju ta' SerDes huwa li jipprovdi trasmissjoni ta' data fuq linja waħda jew apar differenzjalisabiex jiġi minimizzat in-numru ta 'pinnijiet I/O u interkonnessjonijiet.

 

Il-funzjoni bażika SerDes hija magħmula minn żewġ blokki funzjonali: il-blokk Parallel In Serial Out (PISO) (magħruf ukoll bħala konvertitur Parallel-to-Serial) u l-blokk Serial In Parallel Out (SIPO) (magħruf ukoll bħala konvertitur Serial-to-Parallel).Hemm 4 arkitetturi SerDes differenti: (1) SerDes arloġġ parallel, (2) SerDes arloġġ inkorporat, (3) SerDes 8b/10b, (4) SerDes bit interleaved.

Il-blokk PISO (Input Parallel, Output Serial) tipikament ikollu input ta 'arloġġ parallel, sett ta' linji ta 'input tad-data, u lukketti tad-data ta' input.Jista 'juża intern jew esternlinja msakkra f'fażi (PLL)biex timmultiplika l-arloġġ parallel li jkun dieħel sal-frekwenza tas-serje.L-aktar forma sempliċi tal-PISO għandha waħdareġistru tax-xiftli jirċievi d-dejta parallela darba għal kull arloġġ parallel, u jċaqlaqha b'rata ogħla ta 'arloġġ tas-serje.L-implimentazzjonijiet jistgħu wkoll jagħmlu użu minn adouble-bufferedtirreġistra biex tevitametastabbiltàmeta tittrasferixxi dejta bejn id-dominji tal-arloġġ.

Il-blokk SIPO (Serial Input, Parallel Output) tipikament ikollu output ta 'arloġġ ta' riċeviment, sett ta 'linji ta' output tad-data u lukketti tad-data tal-ħruġ.L-arloġġ ta 'riċeviment jista' jkun ġie rkuprat mid-dejta mis-serjeirkupru tal-arloġġteknika.Madankollu, SerDes li ma jittrasmettux arloġġ jużaw arloġġ ta' referenza biex jissakkru l-PLL għall-frekwenza Tx korretta, u jevitaw baxxifrekwenzi armoniċipreżenti fil-fluss tad-data.Il-blokk SIPO imbagħad jaqsam l-arloġġ li jkun dieħel għar-rata parallela.L-implimentazzjonijiet tipikament ikollhom żewġ reġistri konnessi bħala buffer doppju.Reġistru wieħed huwa użat biex arloġġ fil-fluss tas-serje, u l-ieħor huwa użat biex iżżomm id-dejta għan-naħa aktar bil-mod u parallela.

Xi tipi ta 'SerDes jinkludu blokki ta' kodifikazzjoni/dekodifikazzjoni.L-iskop ta' din il-kodifikazzjoni/dekodifikazzjoni huwa tipikament li jqiegħed mill-inqas limiti statistiċi fuq ir-rata tat-tranżizzjonijiet tas-sinjali biex jippermettu aktar faċliirkupru tal-arloġġfir-riċevitur, li jipprovditfassil, u biex jipprovduBilanċ DC.

Karatteristiċi għall-DS90UB914A-Q1

  • Ikkwalifikat għal applikazzjonijiet tal-karozzi AEC-Q10025-MHz sa 100-MHz Appoġġ tal-Arloġġ tal-Pixel tad-Input
    • Grad tat-temperatura tal-apparat 2: -40℃ sa +105℃ firxa tat-temperatura ambjentali operattiva
    • Apparat HBM ESD livell ta 'klassifikazzjoni ± 8kV
    • Apparat CDM ESD klassifikazzjoni livell C6
  • Tagħbija ta' dejta programmabbli: Kanal kontinwu ta' interface ta' kontroll bidirezzjonali b'latenza baxxa b'appoġġ I2C f'400-kHz
    • Tagħbija ta '10-bit sa 100-MHz
    • Tagħbija ta' 12-bit sa 75-MHz
  • 2:1 Multiplexer biex tagħżel bejn żewġ immaġini ta 'input
  • Kapaċi jirċievi aktar minn 15-m kejbils koassjali jew 20-m protetti b'par mibrum
  • Operazzjoni b'saħħitha ta' Power-Over-Coaxial (PoC).
  • Irċievi equalizer awtomatikament jadatta għal bidliet fit-telf tal-kejbil
  • PIN ta 'rappurtar tal-output LOCK u karatteristika ta' dijanjosi @SPEED BIST biex tivvalida l-integrità tal-link
  • Provvista ta 'enerġija waħda f'1.8-V
  • ISO 10605 u IEC 61000-4-2 ESD konformi
  • Mitigazzjoni EMI/EMC bi spettru mifrux programmabbli (SSCG) u outputs mqassma tar-riċevitur

Deskrizzjoni għall-DS90UB914A-Q1

L-apparat DS90UB914A-Q1 joffri interface FPD-Link III b'kanal 'il quddiem b'veloċità għolja u kanal ta' kontroll bidirezzjonali għat-trażmissjoni tad-dejta fuq kejbil koassjali wieħed jew par differenzjali.L-apparat DS90UB914A-Q1 jinkorpora sinjalazzjoni differenzjali kemm fuq il-kanal 'il quddiem b'veloċità għolja kif ukoll fuq il-mogħdijiet tad-dejta tal-kanal ta' kontroll bidirezzjonali.Id-deserializer huwa mmirat għal konnessjonijiet bejn imagers u proċessuri tal-vidjo f'ECU (Electronic Control Unit).Dan l-apparat huwa idealment adattat għas-sewqan tad-dejta tal-vidjo li teħtieġ fond ta 'pixel sa 12-bit flimkien ma' żewġ sinjali ta 'sinkronizzazzjoni flimkien ma' xarabank tal-kanal ta 'kontroll bidirezzjonali.

Id-deserializer għandu multiplexer biex jippermetti l-għażla bejn żewġ imagers tal-input, wieħed attiv kull darba.It-trasport tal-vidjo primarju jikkonverti data ta '10-bit jew 12-bit għal fluss serjali wieħed ta' veloċità għolja, flimkien ma 'trasport separat ta' kanal ta 'kontroll bidirezzjonali ta' latenza baxxa li jaċċetta informazzjoni ta 'kontroll minn port I2C u huwa indipendenti mill-perjodu ta' blanking tal-vidjo.

L-użu tat-teknoloġija ta 'l-arloġġ inkorporata ta' TI jippermetti komunikazzjoni trasparenti full-duplex fuq par differenzjali wieħed, li jġorr informazzjoni tal-kanal ta 'kontroll asimmetriku-bidirezzjonali.Dan in-nixxiegħa serjali waħda tissimplifika t-trasferiment ta 'bus tad-dejta wiesgħa fuq traċċi u kejbil tal-PCB billi telimina l-problemi ta' skew bejn id-dejta parallela u l-mogħdijiet tal-arloġġ.Dan jiffranka b'mod sinifikanti l-ispiża tas-sistema billi jonqos il-mogħdijiet tad-dejta li mbagħad inaqqsu s-saffi tal-PCB, il-wisa 'tal-kejbil, u d-daqs u l-brilli tal-konnettur.Barra minn hekk, l-inputs Deserializer jipprovdu ekwalizzazzjoni adattiva biex jikkumpensaw għat-telf mill-midja fuq distanzi itwal.Kodifikazzjoni/dekodifikazzjoni interna bbilanċjata DC tintuża biex tappoġġja interkonnessjonijiet akkoppjati AC.

  • Preċedenti:
  • Li jmiss:
    • Ikteb il-messaġġ tiegħek hawn u ibgħatilna

    Prodottkategoriji

    Agħfas enter biex tfittex jew ESC biex tagħlaq