XCF128XFTG64C Inkapsulament BGA64 XL konfigurazzjoni ta 'densità għolja u apparat ta' ħażna

Attributi tal-Prodott

Dokumenti u Media

Klassifikazzjonijiet Ambjentali u ta' Esportazzjoni

Xilinx jintroduċi s-serje XC18V00 ta 'PROMs ta' konfigurazzjoni programmabbli fis-sistema (Figura 1).Apparati f'din il-familja 3.3V jinkludu 4-megabit, 2-megabit, 1-megabit, u 512-kilobit PROM li jipprovdu metodu faċli biex jintuża u kost-effettiv għall-ipprogrammar mill-ġdid u l-ħażna ta 'bitstreams ta' konfigurazzjoni Xilinx FPGA.

Meta l-FPGA tkun fil-modalità Master Serial, tiġġenera arloġġ ta 'konfigurazzjoni li jmexxi l-PROM.Ħin ta 'aċċess qasir wara li CE u OE jiġu attivati, id-dejta hija disponibbli fuq il-pin PROM DATA (D0) li huwa konness mal-pin FPGA DIN.Data ġdida hija disponibbli żmien qasir ta 'aċċess wara kull tarf ta' l-arloġġ li jogħla.L-FPGA jiġġenera n-numru xieraq ta 'impulsi tal-arloġġ biex tlesti l-konfigurazzjoni.Meta l-FPGA tkun fil-modalità Slave Serial, il-PROM u l-FPGA jiġu mqabbda b'arloġġ estern.

Meta l-FPGA tkun fil-modalità Master Select MAP, l-FPGA tiġġenera arloġġ ta 'konfigurazzjoni li jmexxi l-PROM.Meta l-FPGA tkun fil-modalità Slave Parallel jew Slave Select MAP, oxxillatur estern jiġġenera l-arloġġ tal-konfigurazzjoni li jmexxi l-PROM u l-FPGA.Wara li CE u OE jiġu attivati, id-dejta hija disponibbli fuq il-pinnijiet tad-DATA (D0-D7) tal-PROM.Data ġdida hija disponibbli żmien qasir ta 'aċċess wara kull tarf ta' l-arloġġ li jogħla.Id-dejta hija mqabbda fl-FPGA fuq it-tarf li ġej tas-CCLK.Oxxillatur li jaħdem b'xejn jista' jintuża fil-modi Slave Parallel jew Slave Select MAP.

Apparati multipli jistgħu jiġu cascad billi tuża l-output CEO biex issuq l-input CE tal-apparat li ġej.L-inputs tal-arloġġ u l-outputs tad-DATA tal-PROMs kollha f'din il-katina huma interkonnessi.L-apparati kollha huma kompatibbli u jistgħu jiġu kaskati ma 'membri oħra tal-familja jew mal-familja PROM tas-serje programmabbli ta' darba XC17V00.