Merrillchip New & Original fl-istokk Komponenti elettroniċi ċirkwit integrat IC DS90UB928QSQX/NOPB

1.

FPDLINK huwa xarabank ta 'trasmissjoni differenzjali ta' veloċità għolja ddisinjat minn TI, prinċipalment użat biex jittrasmetti dejta tal-immaġni, bħal kamera u dejta tal-wiri.L-istandard qed jevolvi kontinwament, mill-par oriġinali ta 'linji li jittrasmettu immaġini 720P@60fps għall-abbiltà attwali li jittrasmettu 1080P@60fps, b'ċipep sussegwenti li jappoġġjaw riżoluzzjonijiet ta' immaġini saħansitra ogħla.Id-distanza tat-trażmissjoni hija wkoll twila ħafna, u tilħaq madwar 20m, li tagħmilha ideali għal applikazzjonijiet tal-karozzi.

FPDLINK għandu kanal 'il quddiem b'veloċità għolja għat-trażmissjoni ta' dejta tal-immaġni b'veloċità għolja u porzjon żgħir ta 'dejta ta' kontroll.Hemm ukoll kanal b'lura b'veloċità relattivament baxxa għat-trażmissjoni ta 'informazzjoni ta' kontroll b'lura.Il-komunikazzjonijiet 'il quddiem u lura jiffurmaw kanal ta' kontroll bi-direzzjonali, li jwassal għad-disinn għaqlija tal-I2C f'FPDLINK li se jiġi diskuss f'dan id-dokument.

FPDLINK jintuża ma 'serializer u deserializer flimkien, is-CPU jista' jiġi konness jew mas-serializzatur jew mad-deserializer, skont l-applikazzjoni.Pereżempju, f'applikazzjoni tal-kamera, is-sensor tal-kamera jgħaqqad mas-serializzatur u jibgħat data lid-deserializer, filwaqt li s-CPU jirċievi d-dejta mibgħuta mid-deserializer.F'applikazzjoni tal-wiri, is-CPU jibgħat dejta lis-serializzatur u d-deserializzatur jirċievi d-dejta mis-serializzatur u jibgħatha lill-iskrin LCD għall-wiri.

2.

L-i2c tas-CPU jista 'mbagħad jiġi konness mal-i2c tas-serializzatur jew deserializer.Iċ-ċippa FPDLINK tirċievi l-informazzjoni I2C mibgħuta mis-CPU u tittrasmetti l-informazzjoni I2C lejn it-tarf l-ieħor permezz tal-FPDLINK.Kif nafu, fil-protokoll i2c, l-SDA huwa sinkronizzat permezz ta 'SCL.F'applikazzjonijiet ġenerali, id-dejta hija maqfula fuq ix-xifer li jogħlew ta 'SCL, li jeħtieġ li l-kaptan jew l-iskjav ikunu lesti għad-dejta fuq ix-xifer li jaqa' ta 'SCL.Madankollu, f'FPDLINK, peress li t-trażmissjoni FPDLINK hija f'waqtha, m'hemm l-ebda problema meta l-kaptan jibgħat data, l-aktar l-iskjav jirċievi d-dejta ftit arloġġi aktar tard milli l-kaptan jibgħatha, iżda hemm problema meta l-iskjav iwieġeb lill-kaptan , pereżempju, meta l-iskjav jirrispondi lill-kaptan b'ACK meta l-ACK jiġi trażmess lill-kaptan, huwa diġà aktar tard mill-ħin mibgħut mill-iskjav, jiġifieri diġà għadda mid-dewmien tal-FPDLINK u jista 'jkun tilef iż-żieda. tarf tal-SCL.

Fortunatament, il-protokoll i2c iqis din is-sitwazzjoni.i2c spec tispeċifika proprjetà msejħa i2c stretch, li jfisser li l-iskjav i2c jista 'jiġbed l-SCL 'l isfel qabel ma jibgħat l-ACK jekk ma jkunx lest sabiex il-kaptan ifalli meta jipprova jiġbed l-SCL 'il fuq sabiex il-kaptan jibqa' jipprova iġbed l-SCL 'l fuq u stenna għall-, Għalhekk meta tanalizza l-forma tal-mewġ i2c fuq in-naħa tal-FPDLINK Slave, insibu li kull darba li tintbagħat il-parti tal-indirizz tal-iskjavi, hemm biss 8 bits, u l-ACK se jiġi mwieġeb aktar tard.

Iċ-ċippa FPDLINK ta' TI tieħu vantaġġ sħiħ minn din il-karatteristika, minflok sempliċement tibgħat il-forma tal-mewġ i2c riċevuta (jiġifieri żżomm l-istess rata ta 'baud bħal min jibgħat), terġa' tittrażmetti d-dejta riċevuta bir-rata ta 'baud stabbilita fuq iċ-ċippa FPDLINK.Għalhekk huwa importanti li wieħed jinnota meta tiġi analizzata l-forma tal-mewġ i2c fuq in-naħa Slave FPDLINK.Ir-rata baud CPU i2c tista 'tkun 400K, iżda r-rata baud i2c fuq in-naħa tal-iskjavi FPDLINK hija 100K jew 1M, skont is-settings SCL għolja u baxxi fiċ-ċippa FPDLINK.